Il packaging dei semiconduttori si è evoluto dai tradizionali progetti PCB 1D al collegamento ibrido 3D all'avanguardia a livello di wafer. Questo progresso consente una spaziatura di interconnessione nell’ordine dei micron a una cifra, con larghezze di banda fino a 1000 GB/s, pur mantenendo un’elevata efficienza energetica. Al centro delle tecnologie avanzate di packaging dei semiconduttori ci sono il packaging 2.5D (dove i componenti sono affiancati su uno strato intermedio) e il packaging 3D (che prevede l’impilamento verticale di chip attivi). Queste tecnologie sono cruciali per il futuro dei sistemi HPC.
La tecnologia di imballaggio 2.5D prevede diversi materiali di strato intermedio, ciascuno con i propri vantaggi e svantaggi. Gli strati intermedi di silicio (Si), inclusi wafer di silicio completamente passivi e ponti di silicio localizzati, sono noti per fornire le migliori capacità di cablaggio, rendendoli ideali per il calcolo ad alte prestazioni. Tuttavia, sono costosi in termini di materiali e produzione e devono affrontare limitazioni nel settore del confezionamento. Per mitigare questi problemi, l’uso di ponti in silicio localizzati è in aumento, impiegando strategicamente il silicio laddove la funzionalità fine è fondamentale rispettando al tempo stesso i vincoli di area.
Gli strati intermedi organici, che utilizzano plastica stampata a ventaglio, rappresentano un'alternativa più economica al silicio. Hanno una costante dielettrica inferiore, che riduce il ritardo RC nel pacchetto. Nonostante questi vantaggi, gli strati intermedi organici faticano a raggiungere lo stesso livello di riduzione delle funzionalità di interconnessione degli imballaggi a base di silicio, limitandone l’adozione nelle applicazioni informatiche ad alte prestazioni.
Gli strati intermedi di vetro hanno suscitato un notevole interesse, soprattutto dopo il recente lancio da parte di Intel di imballaggi per veicoli di prova a base di vetro. Il vetro offre numerosi vantaggi, come il coefficiente di espansione termica (CTE) regolabile, l'elevata stabilità dimensionale, superfici lisce e piatte e la capacità di supportare la produzione di pannelli, rendendolo un candidato promettente per strati intermedi con capacità di cablaggio paragonabili al silicio. Tuttavia, a parte le sfide tecniche, il principale svantaggio degli strati intermedi di vetro è l’ecosistema immaturo e l’attuale mancanza di capacità produttiva su larga scala. Man mano che l’ecosistema matura e le capacità produttive migliorano, le tecnologie basate sul vetro nel packaging dei semiconduttori potrebbero vedere un’ulteriore crescita e adozione.
In termini di tecnologia di imballaggio 3D, l’incollaggio ibrido Cu-Cu senza urti sta diventando una tecnologia innovativa leader. Questa tecnica avanzata realizza interconnessioni permanenti combinando materiali dielettrici (come SiO2) con metalli incorporati (Cu). Il legame ibrido Cu-Cu può raggiungere spaziature inferiori a 10 micron, tipicamente nell'intervallo di micron a una cifra, rappresentando un miglioramento significativo rispetto alla tradizionale tecnologia micro-bump, che ha spaziature di bump di circa 40-50 micron. I vantaggi del collegamento ibrido includono maggiore I/O, larghezza di banda migliorata, migliore impilamento verticale 3D, migliore efficienza energetica e riduzione degli effetti parassiti e della resistenza termica grazie all'assenza di riempimento del fondo. Tuttavia, questa tecnologia è complessa da produrre e ha costi più elevati.
Le tecnologie di imballaggio 2.5D e 3D comprendono varie tecniche di imballaggio. Nell'imballaggio 2.5D, a seconda della scelta dei materiali dello strato intermedio, può essere classificato in strati intermedi a base di silicio, a base organica e a base di vetro, come mostrato nella figura sopra. Nell'imballaggio 3D, lo sviluppo della tecnologia micro-bump mira a ridurre le dimensioni della spaziatura, ma oggi, adottando la tecnologia di incollaggio ibrido (un metodo di connessione diretta Cu-Cu), è possibile ottenere dimensioni della spaziatura a una cifra, segnando un progresso significativo nel campo .
**Tendenze tecnologiche principali da tenere d'occhio:**
1. **Aree di strato intermedio più grandi:** IDTechEx aveva previsto in precedenza che, a causa della difficoltà degli strati intermedi di silicio di superare il limite di 3 volte la dimensione del reticolo, le soluzioni di ponte in silicio 2.5D avrebbero presto sostituito gli strati intermedi di silicio come scelta principale per il confezionamento di chip HPC. TSMC è un importante fornitore di strati intermedi in silicio 2.5D per NVIDIA e altri importanti sviluppatori HPC come Google e Amazon, e la società ha recentemente annunciato la produzione di massa del suo CoWoS_L di prima generazione con una dimensione del reticolo 3,5x. IDTechEx prevede che questa tendenza continui, con ulteriori progressi discussi nel suo rapporto che copre i principali attori.
2. **Confezionamento a livello di pannello:** Il confezionamento a livello di pannello è diventato un focus significativo, come evidenziato alla Taiwan International Semiconductor Exhibition del 2024. Questo metodo di confezionamento consente l'utilizzo di strati intermedi più grandi e aiuta a ridurre i costi producendo più confezioni contemporaneamente. Nonostante il suo potenziale, è ancora necessario affrontare sfide come la gestione della deformazione. La sua crescente importanza riflette la crescente domanda di strati intermedi più grandi e più convenienti.
3. **Strati intermedi di vetro:** il vetro sta emergendo come un forte materiale candidato per ottenere cablaggi sottili, paragonabili al silicio, con ulteriori vantaggi come CTE regolabile e maggiore affidabilità. Gli strati intermedi di vetro sono compatibili anche con l’imballaggio a livello di pannello, offrendo il potenziale per un cablaggio ad alta densità a costi più gestibili, rendendolo una soluzione promettente per le future tecnologie di imballaggio.
4. **Collegamento ibrido HBM:** Il collegamento ibrido 3D rame-rame (Cu-Cu) è una tecnologia chiave per ottenere interconnessioni verticali a passo ultrafine tra i chip. Questa tecnologia è stata utilizzata in vari prodotti server di fascia alta, tra cui AMD EPYC per SRAM e CPU impilate, nonché la serie MI300 per l'impilamento di blocchi CPU/GPU su die I/O. Si prevede che il bonding ibrido svolgerà un ruolo cruciale nei futuri progressi della HBM, in particolare per gli stack DRAM che superano gli strati 16-Hi o 20-Hi.
5. **Dispositivi ottici co-confezionati (CPO):** Con la crescente domanda di maggiore velocità di trasmissione dei dati ed efficienza energetica, la tecnologia di interconnessione ottica ha guadagnato notevole attenzione. I dispositivi ottici co-confezionati (CPO) stanno diventando una soluzione chiave per migliorare la larghezza di banda I/O e ridurre il consumo energetico. Rispetto alla trasmissione elettrica tradizionale, la comunicazione ottica offre numerosi vantaggi, tra cui una minore attenuazione del segnale su lunghe distanze, una ridotta sensibilità alla diafonia e una larghezza di banda notevolmente maggiore. Questi vantaggi rendono CPO la scelta ideale per i sistemi HPC ad alta intensità di dati ed efficienti dal punto di vista energetico.
**Mercati chiave da tenere d'occhio:**
Il mercato principale che guida lo sviluppo delle tecnologie di packaging 2.5D e 3D è senza dubbio il settore dell’informatica ad alte prestazioni (HPC). Questi metodi di confezionamento avanzati sono cruciali per superare i limiti della Legge di Moore, consentendo più transistor, memoria e interconnessioni all'interno di un singolo pacchetto. La scomposizione dei chip consente inoltre un utilizzo ottimale dei nodi di processo tra diversi blocchi funzionali, ad esempio separando i blocchi I/O dai blocchi di elaborazione, migliorando ulteriormente l'efficienza.
Oltre al calcolo ad alte prestazioni (HPC), si prevede che anche altri mercati raggiungeranno la crescita attraverso l’adozione di tecnologie di packaging avanzate. Nei settori 5G e 6G, innovazioni come antenne packaging e soluzioni chip all’avanguardia daranno forma al futuro delle architetture delle reti di accesso wireless (RAN). Anche i veicoli autonomi ne trarranno vantaggio, poiché queste tecnologie supportano l’integrazione di suite di sensori e unità di calcolo per elaborare grandi quantità di dati garantendo al tempo stesso sicurezza, affidabilità, compattezza, gestione energetica e termica ed efficienza in termini di costi.
L’elettronica di consumo (compresi smartphone, smartwatch, dispositivi AR/VR, PC e workstation) è sempre più focalizzata sull’elaborazione di più dati in spazi più piccoli, nonostante una maggiore enfasi sui costi. Il packaging avanzato dei semiconduttori svolgerà un ruolo chiave in questa tendenza, sebbene i metodi di packaging possano differire da quelli utilizzati nell’HPC.
Orario di pubblicazione: 25 ottobre 2024