L'imballaggio a semiconduttore si è evoluto dai tradizionali progetti di PCB 1D al legame ibrido 3D all'avanguardia a livello di wafer. Questo progresso consente la spaziatura di interconnessione nella gamma Micron a una cifra, con larghezza di banda fino a 1000 GB/s, mantenendo un'elevata efficienza energetica. Al centro delle tecnologie di imballaggio a semiconduttore avanzate ci sono l'imballaggio 2.5D (in cui i componenti sono posizionati fianco a fianco su uno strato intermedio) e l'imballaggio 3D (che prevede i chip attivi in impilamento verticalmente). Queste tecnologie sono cruciali per il futuro dei sistemi HPC.
La tecnologia di imballaggio 2.5D coinvolge vari materiali a strati intermedi, ciascuno con i propri vantaggi e svantaggi. Gli strati intermediari di silicio (Si), inclusi wafer di silicio completamente passivi e ponti di silicio localizzati, sono noti per fornire le migliori capacità di cablaggio, rendendoli ideali per il calcolo ad alte prestazioni. Tuttavia, sono costosi in termini di materiali e di produzione e limiti di faccia nell'area di imballaggio. Per mitigare questi problemi, l'uso di ponti di silicio localizzati sta aumentando, impiegando strategicamente il silicio in cui la funzionalità fine è fondamentale mentre si affrontano i vincoli dell'area.
Gli strati di intermediario organico, che utilizzano materie plastiche modellate a ventola, sono un'alternativa più economica al silicio. Hanno una costante dielettrica inferiore, che riduce il ritardo nel pacchetto. Nonostante questi vantaggi, gli strati di intermediario organico fanno fatica a raggiungere lo stesso livello di riduzione delle caratteristiche di interconnessione della confezione a base di silicio, limitando la loro adozione in applicazioni di elaborazione ad alte prestazioni.
Gli strati intermediari di vetro hanno suscitato un interesse significativo, in particolare a seguito del recente lancio di Intel di imballaggi per veicoli a base di vetro. Il vetro offre diversi vantaggi, come il coefficiente regolabile di espansione termica (CTE), la stabilità dimensionale ad alta dimensione, le superfici lisce e pianeggianti e la capacità di supportare la produzione di pannelli, rendendolo un candidato promettente per strati intermedi con capacità di cablaggio paragonabili al silicio. Tuttavia, a parte le sfide tecniche, lo svantaggio principale degli strati intermediari di vetro è l'ecosistema immaturo e l'attuale mancanza di capacità di produzione su larga scala. Man mano che l'ecosistema matura e le capacità di produzione migliorano, le tecnologie a base di vetro negli imballaggi a semiconduttore possono vedere un'ulteriore crescita e adozione.
In termini di tecnologia di imballaggio 3D, il legame ibrido senza bump CU-Cu sta diventando una tecnologia innovativa leader. Questa tecnica avanzata raggiunge interconnessioni permanenti combinando materiali dielettrici (come SIO2) con metalli incorporati (Cu). Il legame ibrido Cu-Cu può ottenere distanziali inferiori a 10 micron, in genere nella gamma di micron a una cifra, che rappresentano un miglioramento significativo rispetto alla tradizionale tecnologia micro-bump, che ha spazi per urti di circa 40-50 micron. I vantaggi del legame ibrido includono un aumento dell'I/O, una maggiore larghezza di banda, una migliore impilamento verticale 3D, una migliore efficienza energetica e una riduzione degli effetti parassiti e una resistenza termica dovuta all'assenza di riempimento inferiore. Tuttavia, questa tecnologia è complessa da produrre e ha costi più elevati.
Le tecnologie di imballaggio 2.5D e 3D comprendono varie tecniche di imballaggio. Nell'imballaggio 2.5D, a seconda della scelta dei materiali a strati intermedi, può essere classificato in strati intermedi a base di silicio a base organica e a base di vetro, come mostrato nella figura sopra. Nell'imballaggio 3D, lo sviluppo della tecnologia micro-bump mira a ridurre le dimensioni della spaziatura, ma oggi, adottando la tecnologia di legame ibrido (un metodo di connessione Cu-Cu diretto), è possibile ottenere dimensioni di spaziatura a una cifra, segnando progressi significativi sul campo.
** Tendenze tecnologiche chiave da guardare: **
1. ** Aree di strati intermedi più grandi: ** Idtechex precedentemente prevedeva che a causa della difficoltà degli strati intermedi di silicio che superavano un limite di dimensione del reticolo 3x, le soluzioni a ponte siliconico 2.5D sostituivano presto gli strati intermedie di silicio come scelta primaria per l'imballaggio di chip HPC. TSMC è un importante fornitore di strati intermediari in silicio 2.5D per Nvidia e altri principali sviluppatori di HPC come Google e Amazon, e la società ha recentemente annunciato la produzione di massa della sua prima generazione Cowos_L con una dimensione del reticolo 3.5x. Idtechex prevede che questa tendenza continui, con ulteriori progressi discussi nel suo rapporto che coprono i principali attori.
2. ** Imballaggio a livello di pannello: ** L'imballaggio a livello di pannello è diventato un focus significativo, come evidenziato nella mostra di semiconduttore internazionale di Taiwan del 2024. Questo metodo di confezionamento consente l'uso di livelli intermedi più grandi e aiuta a ridurre i costi producendo più pacchetti contemporaneamente. Nonostante il suo potenziale, devono ancora essere affrontate sfide come la gestione della guerra. La sua crescente importanza riflette la crescente domanda di strati intermediari più grandi e più economici.
3. ** Strati intermediari di vetro: ** Il vetro sta emergendo come un forte materiale candidato per ottenere cablaggi fini, paragonabile al silicio, con ulteriori vantaggi come CTE regolabili e maggiore affidabilità. Gli strati intermediari di vetro sono anche compatibili con l'imballaggio a livello di pannello, offrendo il potenziale per cablaggi ad alta densità a costi più gestibili, rendendolo una soluzione promettente per le tecnologie di imballaggio future.
4. ** Bonding ibrido HBM: ** Il legame ibrido 3D di rame (Cu-Cu) è una tecnologia chiave per raggiungere interconnessioni verticali al passo ultra-fine tra chip. Questa tecnologia è stata utilizzata in vari prodotti server di fascia alta, tra cui EPYC AMD per SRAM e CPU impilati, nonché la serie MI300 per impilare i blocchi CPU/GPU su I/O Dies. Il legame ibrido dovrebbe svolgere un ruolo cruciale nei futuri progressi dell'HBM, in particolare per le pile DRAM che superano gli strati di 16-Hi o 20-Hi.
5. ** Dispositivi ottici co-confezionati (CPO): ** Con la crescente domanda di throughput di dati e un'efficienza energetica più elevata, la tecnologia di interconnessione ottica ha acquisito una notevole attenzione. I dispositivi ottici co-confezionati (CPO) stanno diventando una soluzione chiave per migliorare la larghezza di banda I/O e ridurre il consumo di energia. Rispetto alla trasmissione elettrica tradizionale, la comunicazione ottica offre numerosi vantaggi, tra cui l'attenuazione del segnale inferiore su lunghe distanze, la ridotta sensibilità della crosstalk e la larghezza di banda significativamente aumentata. Questi vantaggi rendono la CPO una scelta ideale per i sistemi HPC ad alta intensità di dati e ad alta efficienza energetica.
** Mercati chiave da guardare: **
Il mercato primario che guida lo sviluppo di tecnologie di imballaggio 2,5D e 3D è senza dubbio il settore del calcolo ad alte prestazioni (HPC). Questi metodi di imballaggio avanzati sono cruciali per superare i limiti della legge di Moore, consentendo più transistor, memoria e interconnessioni all'interno di un unico pacchetto. La decomposizione dei chip consente anche l'utilizzo ottimale dei nodi di processo tra diversi blocchi funzionali, come la separazione dei blocchi I/O dai blocchi di elaborazione, migliorando ulteriormente l'efficienza.
Oltre al calcolo ad alte prestazioni (HPC), si prevede anche che altri mercati raggiungano la crescita attraverso l'adozione di tecnologie di imballaggio avanzate. Nei settori 5G e 6G, innovazioni come l'imballaggio di antenne e soluzioni di chip all'avanguardia modelleranno il futuro delle architetture di Wireless Access Network (RAN). Anche i veicoli autonomi trarranno beneficio, poiché queste tecnologie supportano l'integrazione delle suite dei sensori e le unità di elaborazione per elaborare grandi quantità di dati garantendo al contempo la sicurezza, l'affidabilità, la compattezza, la potenza e la gestione termica e il rapporto costo-efficacia.
L'elettronica di consumo (inclusi smartphone, smartwatch, dispositivi AR/VR, PC e workstation) si concentrano sempre più sull'elaborazione di più dati in spazi più piccoli, nonostante una maggiore enfasi sui costi. L'imballaggio a semiconduttore avanzato svolgerà un ruolo chiave in questa tendenza, sebbene i metodi di imballaggio possano differire da quelli utilizzati in HPC.
Tempo post: ottobre-07-2024