La diversificata domanda e produzione di imballaggi avanzati in vari mercati sta spingendo il settore verso una crescita del suo valore, che passerà da 38 a 79 miliardi di dollari entro il 2030. Questa crescita è alimentata da diverse esigenze e sfide, ma mantiene un trend costantemente positivo. Tale versatilità consente agli imballaggi avanzati di sostenere un'innovazione e un adattamento continui, soddisfacendo le esigenze specifiche dei diversi mercati in termini di produzione, requisiti tecnici e prezzi medi di vendita.
Tuttavia, questa flessibilità comporta anche dei rischi per il settore del packaging avanzato quando alcuni mercati attraversano fasi di recessione o fluttuazione. Nel 2024, il packaging avanzato beneficia della rapida crescita del mercato dei data center, mentre la ripresa dei mercati di massa come quello mobile è relativamente lenta.
La catena di fornitura del packaging avanzato è uno dei sottosettori più dinamici all'interno della catena di fornitura globale dei semiconduttori. Ciò è dovuto al coinvolgimento di diversi modelli di business che vanno oltre il tradizionale OSAT (Outsourced Semiconductor Assembly and Test), all'importanza geopolitica strategica del settore e al suo ruolo cruciale nei prodotti ad alte prestazioni.
Ogni anno porta con sé vincoli specifici che rimodellano il panorama della filiera degli imballaggi avanzati. Nel 2024, diversi fattori chiave influenzano questa trasformazione: limitazioni di capacità, sfide in termini di resa, materiali e attrezzature emergenti, requisiti di spesa in conto capitale, normative e iniziative geopolitiche, domanda esplosiva in mercati specifici, standard in evoluzione, nuovi operatori e fluttuazioni delle materie prime.
Sono nate numerose nuove alleanze per affrontare in modo collaborativo e rapido le sfide della catena di approvvigionamento. Le principali tecnologie di packaging avanzato vengono concesse in licenza ad altri partecipanti per supportare una transizione agevole verso nuovi modelli di business e per superare i vincoli di capacità. La standardizzazione dei chip è sempre più enfatizzata per promuovere applicazioni più ampie, esplorare nuovi mercati e alleviare gli oneri di investimento individuali. Nel 2024, nuove nazioni, aziende, impianti e linee pilota iniziano a impegnarsi nel packaging avanzato, una tendenza che proseguirà anche nel 2025.
Il packaging avanzato non ha ancora raggiunto la saturazione tecnologica. Tra il 2024 e il 2025, il packaging avanzato registrerà progressi record e il portafoglio tecnologico si amplierà per includere nuove versioni robuste di tecnologie e piattaforme AP esistenti, come EMIB e Foveros di ultima generazione di Intel. Anche il packaging dei sistemi CPO (Chip-on-Package Optical Devices) sta attirando l'attenzione del settore, con nuove tecnologie in fase di sviluppo per attrarre clienti ed espandere la produzione.
I substrati per circuiti integrati avanzati rappresentano un altro settore strettamente correlato, con cui condividono roadmap, principi di progettazione collaborativa e requisiti degli strumenti.
Oltre a queste tecnologie fondamentali, diverse tecnologie "invisibili ma potenti" stanno guidando la diversificazione e l'innovazione del packaging avanzato: soluzioni di alimentazione, tecnologie di integrazione, gestione termica, nuovi materiali (come vetro e materiali organici di nuova generazione), interconnessioni avanzate e nuovi formati di apparecchiature/strumenti. Dall'elettronica mobile e di consumo all'intelligenza artificiale e ai data center, il packaging avanzato sta adattando le proprie tecnologie per soddisfare le esigenze di ciascun mercato, consentendo ai suoi prodotti di nuova generazione di rispondere anche alle necessità del mercato.
Si prevede che il mercato degli imballaggi di fascia alta raggiungerà gli 8 miliardi di dollari nel 2024, con l'obiettivo di superare i 28 miliardi di dollari entro il 2030, il che riflette un tasso di crescita annuo composto (CAGR) del 23% dal 2024 al 2030. In termini di mercati finali, il più grande mercato degli imballaggi ad alte prestazioni è quello delle "telecomunicazioni e infrastrutture", che ha generato oltre il 67% del fatturato nel 2024. Segue a ruota il mercato "mobile e dei beni di consumo", che è il mercato in più rapida crescita con un CAGR del 50%.
In termini di unità di imballaggio, si prevede che il packaging di fascia alta registrerà un CAGR del 33% dal 2024 al 2030, passando da circa 1 miliardo di unità nel 2024 a oltre 5 miliardi di unità entro il 2030. Questa crescita significativa è dovuta alla forte domanda di packaging di fascia alta e al prezzo medio di vendita considerevolmente più elevato rispetto al packaging meno avanzato, trainato dallo spostamento del valore dalla fase iniziale a quella finale grazie alle piattaforme 2.5D e 3D.
La memoria 3D impilata (HBM, 3DS, 3D NAND e CBA DRAM) è il principale fattore di crescita, con una quota di mercato prevista superiore al 70% entro il 2029. Le piattaforme in più rapida crescita includono CBA DRAM, SoC 3D, interposer attivi in silicio, stack 3D NAND e bridge in silicio integrati.
Le barriere all'ingresso nella catena di fornitura del packaging di fascia alta stanno diventando sempre più elevate, con le grandi fonderie di wafer e le IDM (Integrated Design Manufacturer) che stanno rivoluzionando il settore del packaging avanzato grazie alle loro capacità di front-end. L'adozione della tecnologia di bonding ibrido rende la situazione ancora più difficile per i fornitori OSAT (Out-of-Sequence Added Technology), poiché solo coloro che dispongono di capacità di fabbricazione di wafer e di risorse adeguate possono sopportare perdite di resa significative e investimenti sostanziali.
Entro il 2024, i produttori di memorie rappresentati da Yangtze Memory Technologies, Samsung, SK Hynix e Micron domineranno il mercato, detenendo il 54% del mercato dei packaging di fascia alta, poiché le memorie 3D impilate superano le altre piattaforme in termini di fatturato, produzione unitaria e resa dei wafer. Infatti, il volume di acquisto di packaging per memorie supera di gran lunga quello dei packaging logici. TSMC è leader con una quota di mercato del 35%, seguita da vicino da Yangtze Memory Technologies con il 20% dell'intero mercato. Si prevede che nuovi entranti come Kioxia, Micron, SK Hynix e Samsung penetreranno rapidamente nel mercato 3D NAND, conquistando quote di mercato. Samsung si posiziona al terzo posto con una quota del 16%, seguita da SK Hynix (13%) e Micron (5%). Con la continua evoluzione delle memorie 3D impilate e il lancio di nuovi prodotti, si prevede che le quote di mercato di questi produttori cresceranno in modo costante. Intel segue da vicino con una quota del 6%.
I principali produttori OSAT, come Advanced Semiconductor Manufacturing (ASE), Siliconware Precision Industries (SPIL), JCET, Amkor e TF, rimangono attivamente coinvolti nelle operazioni di confezionamento finale e collaudo. Stanno cercando di conquistare quote di mercato con soluzioni di confezionamento di fascia alta basate su fan-out ad altissima definizione (UHD FO) e interposer per stampi. Un altro aspetto chiave è la loro collaborazione con le principali fonderie e i produttori di dispositivi integrati (IDM) per garantire la partecipazione a queste attività.
Oggi, la realizzazione di packaging di alta gamma si basa sempre più su tecnologie front-end (FE), con l'ibrido bonding che si afferma come nuova tendenza. BESI, attraverso la sua collaborazione con AMAT, svolge un ruolo chiave in questa nuova tendenza, fornendo apparecchiature a colossi come TSMC, Intel e Samsung, tutti in competizione per la leadership di mercato. Anche altri fornitori di apparecchiature, come ASMPT, EVG, SET e Suiss MicroTech, così come Shibaura e TEL, sono componenti importanti della catena di fornitura.
Una delle principali tendenze tecnologiche che interessano tutte le piattaforme di packaging ad alte prestazioni, indipendentemente dal tipo, è la riduzione del passo di interconnessione: una tendenza associata ai through-silicon vias (TSV), ai TMV, ai microbump e persino al bonding ibrido, quest'ultimo emerso come la soluzione più radicale. Inoltre, si prevede anche una riduzione dei diametri dei via e degli spessori dei wafer.
Questo progresso tecnologico è fondamentale per integrare chip e chipset più complessi, al fine di supportare un'elaborazione e una trasmissione dei dati più veloci, garantendo al contempo un minore consumo energetico e minori perdite, consentendo in definitiva una maggiore densità di integrazione e una maggiore larghezza di banda per le future generazioni di prodotti.
La tecnologia di incollaggio ibrido 3D per SoC sembra essere un pilastro tecnologico chiave per il packaging avanzato di prossima generazione, in quanto consente di ridurre la distanza tra le interconnessioni aumentando al contempo la superficie complessiva del SoC. Ciò apre la strada a possibilità come l'impilamento di chipset provenienti da die SoC suddivisi, consentendo così il packaging integrato eterogeneo. TSMC, con la sua tecnologia 3D Fabric, è diventata leader nel packaging 3D di SoIC utilizzando l'incollaggio ibrido. Inoltre, si prevede che l'integrazione chip-to-wafer inizierà con un numero limitato di stack di DRAM HBM4E a 16 strati.
L'integrazione eterogenea e dei chipset è un altro trend chiave che guida l'adozione del packaging HEP, con prodotti attualmente disponibili sul mercato che utilizzano questo approccio. Ad esempio, Intel Sapphire Rapids utilizza EMIB, Ponte Vecchio utilizza Co-EMIB e Meteor Lake utilizza Foveros. Anche AMD è un altro importante fornitore che ha adottato questo approccio tecnologico nei suoi prodotti, come i processori Ryzen ed EPYC di terza generazione, nonché l'architettura del chipset 3D nel MI300.
Si prevede inoltre che Nvidia adotterà questo design di chipset nella sua prossima generazione della serie Blackwell. Come già annunciato dai principali produttori come Intel, AMD e Nvidia, si prevede che il prossimo anno saranno disponibili più package che incorporano die partizionati o replicati. Inoltre, si prevede che questo approccio verrà adottato nelle applicazioni ADAS di fascia alta nei prossimi anni.
La tendenza generale è quella di integrare un numero sempre maggiore di piattaforme 2.5D e 3D nello stesso package, un concetto che alcuni nel settore definiscono già packaging 3.5D. Pertanto, prevediamo l'emergere di package che integrano chip SoC 3D, interposer 2.5D, bridge in silicio embedded e componenti ottici co-confezionati. Nuove piattaforme di packaging 2.5D e 3D sono all'orizzonte, aumentando ulteriormente la complessità del packaging per la fisica delle alte energie (HEP).
Data di pubblicazione: 11 agosto 2025